勾选后：每个 MOS 生成一个退化监视源（基于电路实际节点电压的物理骨干）， 导出网表自动加 .tran 与 wrdata；a0/b_vd/c_t/n_vg 参数按 Model Package 冻结值修改。

导出的 .cir 可直接用于 ngspice batch； MOS 模型为 level=1 占位卡，v0.2 将接入 SKY130 子电路与老化 Verilog-A 挂载点。